



Universidad
de Huelva

Fundamentos de Computadores

1º Curso del Grado en Ingeniería Informática

Tema 6

Relación de problemas resueltos

Problemas resueltos del tema 6

Un circuito recibe a su entrada dos combinaciones A_1A_0 y B_1B_0 , que corresponden a dos números de dos bits expresados en código binario natural. A la salida del circuito ($Z_3Z_2Z_1Z_0$) debe aparecer el resultado de la multiplicación de los números de entrada, también codificado en binario natural.

Se pide:

- a) Representar la tabla de verdad del circuito y obtener las expresiones canónicas numéricas disyuntivas de las funciones de salida.
- b) Implementar el circuito mediante una PLA del menor tamaño posible, representando su estructura interna una vez programada, su tabla de programación y el diagrama lógico del circuito.
- c) Implementar el circuito mediante una PAL del menor tamaño posible, representando su estructura interna una vez programada, su tabla de programación y el diagrama lógico del circuito.
- d) Implementar el circuito mediante una PROM del menor tamaño posible, representando su estructura interna una vez programada, su tabla de programación y el diagrama lógico del circuito.

Solución:

- a) Tabla de verdad del circuito y expresiones canónicas numéricas disyuntivas de las funciones de salida.

B_1	B_0	A_1	A_0	Z_3	Z_2	Z_1	Z_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1

$$Z_0 = \sum_4(5, 7, 13, 15)$$


$$Z_1 = \sum_4(6, 7, 9, 11, 13, 14)$$

$$Z_2 = \sum_4(10, 11, 14)$$

$$Z_3 = \sum_4(15)$$

b) Implementación del circuito mediante una PLA.


- Estructura interna de la PLA una vez programada.



- Tabla de programación de la PLA.


AND	I_3	I_2	I_1	I_0	O_3	O_2	O_1	O_0
1	L	H	L	H	•	•	•	A
2	L	H	H	L	•	•	A	•
3	L	H	H	H	•	•	A	A
4	H	L	L	H	•	•	A	•
5	H	L	H	L	•	A	•	•
6	H	L	H	H	•	A	A	•
7	H	H	L	H	•	•	A	A
8	H	H	H	L	•	A	A	•
9	H	H	H	H	A	•	•	A
VAR	B_3	B_2	A_1	A_0	Z_3	Z_2	Z_1	Z_0

- Diagrama lógico del circuito.



c) Implementación del circuito mediante una PAL.


- Estructura interna de la PAL una vez programada.



- Tabla de programación de la PAL.


AND	I ₃	I ₂	I ₁	I ₀	O ₃	O ₂	O ₁	O ₀
1	H	H	H	H	A	-	-	-
2					•	-	-	-
3					•	-	-	-
4					•	-	-	-
5					•	-	-	-
6					•	-	-	-
7	H	L	H	L	-	A	-	-
8	H	L	H	H	-	A	-	-
9	H	H	H	L	-	A	-	-
10					-	•	-	-
11					-	•	-	-
12					-	•	-	-
13	L	H	H	L	-	-	A	-
14	L	H	H	H	-	-	A	-
15	H	L	L	H	-	-	A	-
16	H	L	H	H	-	-	A	-
17	H	H	L	H	-	-	A	-
18	H	H	H	L	-	-	A	-
19	L	H	L	H	-	-	-	A
20	L	H	H	H	-	-	-	A
21	H	H	L	H	-	-	-	A
22	H	H	H	H	-	-	-	A
23					-	-	-	•
24					-	-	-	•
VAR	B ₃	B ₂	A ₁	A ₀	Z ₃	Z ₂	Z ₁	Z ₀

- Diagrama lógico del circuito.



d) Implementación del circuito mediante una PROM.

- Estructura interna de la PROM una vez programada.



- Tabla de programación de la PROM.

A_3	A_2	A_1	A_0	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1
I_3	I_2	I_1	I_0	O_3	O_2	O_1	O_0

- Diagrama lógico del circuito.

